Двоично-десятичный дешифратор схема

двоично-десятичный дешифратор схема
Отличительная особенность микросхемы – высоковольтные выходные ключи с открытым коллектором. Приведём в качестве примера схему делителя частоты на 1000. При разработке делителя прежде всего определим сколько потребуется микросхем двоичных счётчиков. Одними из очень важных элементов цифровой техники, а особенно в компьютерах и системах управления являются шифраторы и дешифраторы. Одноединичный код — последовательность бит, содержащая только один активный бит/трит; остальные биты/триты последовательности неактивны.


При использовании цифровых счётчиков в качестве устройств формирования опорных частот часто требуется обеспечить коэффициент деления частоты, отличающийся от степени числа 2. В этом случае требуется счётчик с недвоичным коэффициентом счёта. Для индикации такие дешифраторы в настоящее время практически не используются. В основном такие дешифраторы используются как составная часть более сложных цифровых модулей. Для некоторых логических элементов двух входов будет недостаточно, поэтому число входов следует увеличить, как показано на приведенной схеме: У элемента F наоборот, один вход оказался лишним, поэтому его следует соединить со вторым входом.

При этом 3 младших бита входного слова подаются на оба дешифратора, а на вход разрешения одного из них (старшего) 4-й бит слова, на вход разрешения второго дешифратора (младшего) логически инвертированный (NOT) 4-й бит слова. Ещё одна ситуация, когда необходимо применять недвоичные счётчики возникает при отображении информации, записанной в счётчике. Для построения дешифратора можно воспользоваться правилами синтеза логической схемы для произвольной таблицы истинности. Предлагаемая глушилка предназначена для локального подавления сигналов ТВ и FM радио. Преобразование двоично-десятичного кода в код семисегментного индиктора показано в таблице.

Похожие записи: